APR-12-2006 WED 14:53

P. 11/46 第1頁,共2頁

Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-107762

(43)Date of publication of application: 10,04.2002

(51)Int.CI.

GO2F 1/1368 G03F 1/08 G03F GD9F 9/30 H01L 21/027 H01L 29/786 H01L 21/336

(21)Application number : 2000-302435

(71)Applicant: SHARP CORP

(22)Date of filing:

02.10,2000

(72)Inventor: KIYOUHO MASANORI

YAMAMOTO TATSUSHI


KIRA TORU

(54) METHOD FOR MANUFACTURING MATRIX SUBSTRATE FOR LIQUID CRYSTAL

(57)Abstract:

PROBLEM TO BE SOLVED: To use a small number of photo masks to manufacture a liquid crystal display device having a high numerical aperture.

SOLUTION: A transparent conductive film 2 and a gate metal film 3 are successively formed on a glass substrate 1, and resist patterns 4 are applied. The resist patterns 4 uses one photo mask to change the thickness by halftone exposure, and the resist patterns for a pixel electrode and that for a gate electrode and a wiring pattern of a matrix circuit are collectively formed. The transparent conductive film 2 and the gate metal film 3 which are not covered with the resist patterns 4 are removed, and resist patterns 4 are removed in parts of pixel electrodes 2a as shown by (d), and remaining parts 4c are left in the other parts. The gate metal film 3 is removed as shown by (e) and remaining parts 4c of the resist patterns 4 are removed as shown by (f) to form pixel electrodes 2a, gate electrodes 3a, etc.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

FAX NO.

P. 12/46 第2頁, 共2頁 (19)日本図特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-107762 (P2002-107762A)

(43)公開日 平成14年4月10日(2002.4.10)

(51) Int.Cl. ⁷	識別紀号	FI .	Ť	-7]-ド(参考)
G02F 1/1368		G03F 1/08	G	2H092
G03F 1/08	•	7/20	501	2H095
7/20	501	G09F 9/30	338	211097
G09F 9/30	338	G02F 1/136	500	5 C O 9 4
HO1L 21/027		HO1L 21/30	502P	5 F 1 1 O
110 1 11 11 11	來航企審	未開求 請求項の数 8 C)L (全 17 頁)	最終質に続く
(21)出闡番号(22)出顧日	特顧2000~302435(P2000~302435) 平成12年10月2日(2000, 10, 2)	(72) 死明者 享保 昌即	朱式会社 反形阿倍野区长池 N 反形阿倍野区长池	


母終買に続く

(54) 【発明の名称】 液晶用マトリクス基板の製造方法

(57)【築約】

【課題】 高開口率の液晶表示装置を、少ないフォトマスクを使用して製造する。

【解決手段】 ガラス基板1上に、透明導電膜2およびゲートメタル膜3を順次形成し、レジストパターン4を整布する。レジストパターン4は、1枚のフォトマスクを用いて、ハーフトーン露光で厚みを変え、画流電極2 a用と、マトリクス同路のゲート電極や配線パターン用とを一括して形成する。レジストパターン4で覆われていない透明導電膜2およびゲートメタル膜3を除去し、(d)で示すように、画素電極2 aの部分でレジストパターン4を除去し、他の部分には残存部4cを残す。(e)で示すようにゲートメタル膜3を除去し、(f)で示すようにレジストパターン4の残存部4cを除去することによって、画案電極2 aとゲート電極3 a 等を形成することができる。



(2)

特開2002-107762

【特許請求の範囲】

【謝求項1】 複数の液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板の製造方法において、

1

電気絶縁性基板上に、透明導電限と電極配線用金属膜と を順次的に形成し、

該電極配線用金属膜上に、フォトレジストを饱布し、 該フォトレジストを、第1の厚みを有して、該電極配線 用金属膜を予め定める電極形状および配線形状にパター ニングするための厚膜部と、第1の厚みよりも薄い第2 の厚みを有して、該透明導電膜を予め定める画素電極形 状にパターニングするための薄膜部とを形成するよう に、露光量を調整してハーフトーン露光し、

該厚膜部および該薄膜部が残るように該フォトレジスト を除去してレジストパターンを形成し、

該レジストパターンで覆われていない電極配線用金属版 および該透明導電膜をエッチングによって除去して、該 電極形状および該配線形状を形成し、

該レジストパターンのうちの薄膜部を除去し、該薄膜部によって覆われていた電極配線用金属膜をエッチングによって除去して、残存する透明電極膜で面素電極を形成し、

残存するレジストパターンを除去して、該レジストパターンで覆われていた電極形状および配線形状を露出させ、

該画素電極と、該電極形状および該配線形状とを用いて マトリクス回路を形成することを特徴とする液晶用マト リクス回路の製造方法。

【請求項2】 前記マトリクス回路は、複数の薄膜トランジスタを合むTFTアクティブマトリクス回路であ
n

該TFTアクティブマトリクス回路の製造工程は、

前記画案電極と、前記電極形状および配線形状とを形成 した状態で、ゲート絶縁膜、チャネル領域となる第1の 半導体層、オーミックコンタクト層となる第2の半導体 層、ソース電極およびドレイン電極となる金属層を順次 積層する積層工程と、

金属層上をフォトレジストで寝い、蘇光量を調整したハーフトーン露光によって、薄膜トランジスタを形成する 部分で厚く、ゲート配線およびソース配線の交差部で薄くなるように、フォトレジストの厚みを調整して、ゲート絶縁膜、第1の半導体層および第2の半導体層を除去する島状エッチング工程と、

残存するフォトレジストの厚みを減少させ、薄膜トランジスタを形成する部分には該フォトレジストを残存させながら、ゲート配線およびソース配線の交差部では消失させて、ゲート配線およびソース配線の交差部では第1の半導体層および第2の半導体層を除去しする素子エッチング工程と、

ソース電極およびドレイン電極のパターニングによる分 50

離と、およびチャネルエッチングとを行う分離エッチング工程と、

分離エッチング工程後に、バッシベーション膜を成膜して覆うバッシベーション工程とを含むことを特徴とする 請求項1記載の液晶用マトリクス基板の製造方法。

【請求項3】 前記マトリクス回路の周囲に外部接続用の端子部を形成し、

前記パッシベーション膜の成膜は、該端子部を部分的に マスキングして行うことを特徴とする開求項2記載の液 品用マトリクス整板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置を形成するための液晶用マトリクス基板の製造方法に関する。

[0002]

【従来の技術】従来から、液品表示装置では、Thin Fil n TransistorからTFTと略称される薄膜トランジスタをスイッチング素子に用いるアクティブマトリクス型液の表面が広く用いられている。TFTをスイッチング索子とするアクティブマトリクス型液晶表示装置では、透明なガラス基板の表面に、TFTアクティブマトリクス回路を形成したTFTアレイ基板を使用する。TFTアレイ基板は、何枚ものフォトマスクを用い、フォトリングラフィのプロセスによる微細パターニングを繰返すことによって、製造されている。液晶表示装置の生産性および製造歩留まりの向上や、コストダウンを図る観点からは、フォトマスクの使用数の削減、つまりはフォトリングラフィプロセスの削減が検討されてきている。

【0003】たとえば、物開平5-303111号公報には、基板上に透明導電膜を形成して、この透明導電膜で商業電極を形成するとともに、ゲート電極の下地としても利用する先行技術が開示されている。ゲート電極をフォトリソグラフィのプロセスなしでパターニングすることができるので、フォトリソグラフィを用いてパターニングする場合よりもフォトマスクを1枚減らすことができる。

特開2002-107762

(3)

れるように、透明薄電膜22をパターニングする。 【0005】次に、図10(c)に示すように、ゲート 第50下地図222221 第522cに瞭解メッ

3

電極の下地層22aおよび取出し電極22cに電解メッキを施し、金(Au)、銀(Ag)または銅(Cu)などの金属被膜23を形成する。金属被膜23のうち、ゲート電極の下地層22aを援う部分はゲート電極23aとなり、取出し電極22cを覆う部分は外部端子23aとなる。

【0006】次に図10(d)に示すように、ゲート絶縁膜24、第1半導体層25、第2半導体層26の3層をプラズマCVD法やスパッタリング法などで、連続積層成膜する。ゲート絶縁膜24は、たとえば窒化シリコン(SiN×)膜などで形成される。チャネル領域となる第1半導体層25、およびオーミックコンタクト層となる第2半導体層26は、アモルファスーシリコン(A-Si)膜で形成される。第1半導体層25は、実際にチャネル領域となる下層側半導体層25 aと、エッチングストッパ層となる上層側半導体層25 bとで構成される。

【0007】次にフォトレジストを全体に遂布し、2枚 20目のフォトマスクを用いてレジストパターンを形成する。このレジストパターンを用い、図11(e)に示すように、TFT素子部以外では、下層間何寒体图25 a、上層側半導体图25 bおよび第2半導体图26を除去する。これによって、TFT素子部では、第1半導体層25 および第2半導体層26による島状パターニングが行われる。次に3枚目のフォトマスクを用いて、図11(f)に示すように、TFT素子部の画業電極22 b上のゲート絶縁膜24の一部を除去するコンタクトホール加工が行われる。端子部では、取出し電極22c上の30ゲート絶縁膜24を、一部を残して除去する。

【0008】次に金属層27を形成して、4枚目のフォトマスクを用い、図11(g)に示すようにパターニングする。これによって、TFT素子部ではソース電極およびドレイン電極が形成されるとともにチャネルエッチングが行われ、画楽部ではドレイン電極と画米電極22 bとの接続用配線パターンが形成される。また蝸子部にも取出し電極22c上に、金属層27が形成される。

【0009】最後に、窒化シリコンなどからなるパッシベーション膜28を形成して、5枚目のフォトマスクを用い、端子部の取出し電極22cの上の金属膜27が露出するようにパターニングし、図11(h)に示すようなTFTアクティブマトリクス基板が完成する。

【0010】以上述べたアクティブマトリクス基板の製造工程では、(b)、(e)、(f)、(g)および(h)の各工程で合計5枚のフォトマスクを使用する。アクティブマトリクス基板の製造工程で、フォトマスクの使用数を減少させることに関する先行技術としては、たとえば特開2000-206571号公報を挙げることもできる。この先行技術では、厚さが異なるレジスト

バターンを形成して、 $\mathbf{図11}$ (e) での高状パターニング、および $\mathbf{図11}$ (i) でのソース電極・ドレイン電極 形成とチャネルエッチングとを、1 枚のフォトマスクを 利用して行う考え方が示されている。

【0011】厚さが異なるレジストパターンは、特開昭61-181130号公報に示されているように、露光量を変えて形成する。特開昭61-181130号公報では、段並がある部分でも高神度なパターンを形成している。特開2000-206571号公報では、厚みが遅なる部分を利用して2段階のエッチングを行い、フォトマスクの使用数を1枚減少させることを可能にしている。同様の考え方は、C.N. Kim et al. によってSid 2000 Digest第1006~1009頁に「A Novel Four-Mask-Count ProcessArchitecture for TFT-LCDs」や、月刊PD intelligenceの1995年5月号の第31頁~35頁に記載されている「三国電子 IPS TFT-LC Dを2PEPで製造するプロセスを考案一丁FTチャネル部分をハーフトーン露光」という技術報告にも示されている。

[0012]

【発明が解決しようとする課題】前述のように、特開平5-303111号公報に開示されている先行技術では、ゲート電極を、画器電極用と同時に成膜するITO 透明電極膜を下地とする電界メッキで形成し、フォトアロセスを用いることなくゲート電極膜のパターニングを行って、TFTアレイ製造工程に用いられるフォトマスクの数を低減している。しかしながら、それでも5枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。また、電解メッキによるゲート電極の作製時には、電位降下による膜厚の不均一性が非常に大きくなりやすく、特に大型基板では膜厚の均一性を保つことが難しくなる。

【0013】特開2000-206571号公報に示されているような厚さを変えたレジストパターンを用いる方法では、TFT素子部を形成する際に1枚のフォトマスクを低減することが可能となるだけであり、しかもIPS (In Plane Switching)モードのTFTアクティブマトリクス型液晶表示装置について主として説明されているだけである。

【0014】本発明の目的は、TFTアクティブマトリクスお板などで製造工程で用いるフォトマスクの使用数を低減することができる液晶用マトリクス基板の製造方法を提供することである。

[0015]

【課題を解決するための手段】本発明は、複数の液晶セルを形成するためのマトリクス国路が電気絶縁性基板上に形成される液晶用マトリクス基板の製造方法において、電気絶縁性基板上に、透明導電膜と電極配線用金属膜とを順次的に形成し、該電極配線用金属膜上に、フォ

(4)

特期2002-107762

トレジストを塗布し、該フォトレジストを、第1の厚み を有して、該電極配線用金属膜を予め定める電極形状お よび配線形状にパターニングするための厚膜部と、第1 の厚みよりも薄い第2の厚みを有して、該透明導電膜を 予め定める画紫電極形状にパターニングするための薄膜 部とを形成するように、露光量を調整してハーフトーン 鑑光し、該厚膜部および該薄膜部が残るように該フォト レジストを除去してレジストパターンを形成し、該レジ ストパターンで覆われていない電極配線用金属膜および 該適明導電膜をエッチングによって除去して、該電極形 状および該配線形状を形成し、該レジストパターンのう ちの薄膜部を除去し、該薄膜部によって覆われていた電 極配線用金属膜をエッチングによって除去して、残存す る透明電極膜で画紫電極を形成し、残存するレジストパ ターンを除去して、該レジストパターンで覆われていた 電極形状および配線形状を露出させ、該画素電極と、該 電極形状および該配線形状とを用いてマトリクス回路を

形成することを特徴とする液晶用マトリクス回路の製造

5

方法である。 【0016】本発明に従えば、複数の液晶セルを形成す るためのマトリクス回路が電気絶縁性基板上に形成され る液晶用マトリクス基板は、電気絶性器板上への透明導 電膜および電極配線用金属膜の形成、およびフォトレジ スト層の形成を順次行った後、フォトレジスト層に、フ ォトマスクを用いてハーフトーン露光を施し、厚みの異 なる部分を有するレジストパターンを形成する。第1の 厚みを有する厚膜部は、予め定める電極形状および配録 形状にパターニングするための形状とする。薄膜部は、 第1の厚みよりも薄い第2の厚みで、透明導電膜を予め 定める画素電極形状にパターニングするための形状とす る。レジストパターンの厚膜部または薄膜部で覆われて いない電極配線用金属膜および透明導電膜を除去する と、マトリクス回路を構成する電極や配線、また画業電 極に対応した形状を残すことができる。さらにレジスト パターンに、たとえばアッシングを施して薄膜部を除去 し、電極配線用金属膜を除去すれば、画紫部では透明導 電膜による画楽電極のみを残すことができる。画業電極 の形成後、残存するレジストパターンを除去し、電極形 状およびはい線形上を露出させてマトリクス回路を形成

【0017】ハーフトーン露光を利用することによっ て、1枚のフォトマスクの使用で、両素電極と、マトリ クス回路を構成する電極や配線を形成することができる ので、フォトマスクの使用数を削減することができる。 透明等電膜上に形成する電極配線用金属膜は、電解メッ キによらずに形成することができるので、厚みが均一で 良好な密着性を有するように、形成することができる。 【0018】また本発明で前記マトリクス回路は、複数 の薄膜トランジスタを含むTFTアクティブマトリクス 回路であり、該TFTアクティブマトリクス回路の製造 50 て、フォトマスクを全部で3枚使用するだけで、TFT

工程は、前記画素電極と、前記電極形状および配線形状 とを形成した状態で、ゲート絶縁膜、チャネル領域とな る第1の半導体層、オーミックコンタクト層となる第2 の半導体層、ソース電極およびドレイン電極となる金属 層を順次積層する積層工程と、金属層上をフォトレジス トで覆い、露光量を調整したハーフトーン露光によっ て、薄膜トランジスタを形成する部分で厚く、ゲート配 線およびソース配線の交差部で薄くなるように、フォト レジストの厚みを譲渡して、ゲート絶縁膜、第1の半導 10 体層および第2の半導体層を除去する島状エッチングエ 程と、残存するフォトレジストの厚みを減少させ、薄膜 トランジスタを形成する部分には該フォトレジストを残 存させながら、ゲート配線およびソース配線の交差部で は消失させて、ゲート配線およびソース配線の交差部で は第1の半導体層および第2の半導体層を除去しする素 子エッチング工程と、ソース電極およびドレイン電極の パターニングによる分離と、およびチャネルエッチング とを行う分離エッチング工程と、分離エッチング工程後 に、パッシベーション膜を成膜して覆うパッシベーショ ン工程とを含むことを特徴とすることを特徴とする。 【0019】本発明に従えば、複数の薄膜トランジスタ

を含むTFTアクティブマトリクス回路を形成する際 に、TFTアクティブマトリクス回路を、積層工程、島 状エッチング工程、索子エッチング工程、分離エッチン グ工程、およびパッシベーション工程を含む製造工程で 製造する。積層工程では、電気絶縁性基板上に透明等電 膜による画素電極と、電極配線用金属膜による電極や配 様とが形成されている状態の上に、チャネル領域となる 第1の半導体層、オーミックコンタクト層となる第2の 半導体層、さらにはソース・ドレイン電極となる金属層 を順次税間する。島状エッチング工程では、露光量を調 登したハーフトーン露光によって厚みを変えたフォトレ ジストを用いて、第1の半導体層および第2の半導体層 を、薄膜トランジスタを形成する部分とゲート配線およ びソース配線が交差する部分とに、それぞれ島状に形成 する。赤子エッチング工程では、島状エッチング工程で 用いたフォトレジストのうち、ゲート配線およびソース 配線が交差する部分を除去し、第1の半導体層および第 2の半等休層を除去する。分離エッチング工程では、ソ - - ス・ドレイン電極のパターニングおよびチャネルエッ チングを行う。パッシベーション工程では、分離エッチ ング工程後に、パッシベーション膜を成膜して覆う。

【0020】 TFTアクティブマトリクス回路の製造の 際には、画紫電極等をマトリクス回路の電極や配線とと もに形成する際に1枚、島状エッチング工程および赤子 エッチング工程で1枚、および分離エッチング工程で1 枚のフォトマスクを使用する。ハーフトーン露光を利用 し、島状エッチング工程および素子エッチング工程を1 枚のフォトマスクを用いて行うことができる。したがっ れ、ゲート電極3aが形成される。

特開2002-107762

(5)

アクティブマトリクス基板を製造することができる。 【0021】また本発明は、前記マトリクス回路の周囲 に外部接続用の端子部を形成し、前記パッシベーション 膜の成膜は、該端子部を部分的にマスキングして行うこ とを特徴とする。

【0022】本発明に従えば、マトリクス回路の周囲に外部接続用の端子部を形成する。端子部は、外部接続のため、パッシベーション膜形成後にも導電性が必要である。パッシベーション膜の成膜時に、端子部を部分的にマスキングするので、マスキングされた部分にはパッシベーション膜が成膜されず、成膜まえの表面を露出させることができる。端子部はマトリクス回路の周囲に形成されるので、薄板に成膜する形状に対応する窓を開けたようなマスクを用いて容易に成膜することができる。端子部も含めて全面にパッシベーション膜を除去する工程よりも、短工程でかつ簡単に外部接続用の導電性を確保することができる。

[0023]

【発明の実施の形態】図1~図6の(a)から(q)で、本発明の実施の一形態としてのアクティブマトリクス基板の概略的な製造方法を示す。図1~図6では、TFTアクティブマトリクス回路の代表的な構成部分として、ゲート信号配線とソース信号配線とが交差するG-S交差部、TFT索子部、而素部および端子部を並べた模式的な断面構成について示す。なお、図7で、TFTアクティブマトリクス回路の部分的な平面構成を、図2(f)、図4(1)および図6(p)にそれぞれ対応する段階として示す。

【0024】図1(a)は、ガラス基板1上に透明導電 30 膜2およびゲートメタル膜3を積層成膜した状態を示す。電気絶縁性基板であるガラス基板1上には、まずスパッタリグ法等で、酸化インジウム鍋(ITO)や酸化鍋(SnOzなどの透明等電材料を成膜して透明等電膜2を形成する。次に、低抵抗配線材料としてクロム(Cr)、アルミニウム(AI)、タンタル(Ta)等の金属材料をスパッタリング法等で成膜し、電極配線用金属膜であるゲートメタル膜3を形成する。ゲートメタル膜3上には、レジストを全面に塗布し、1枚目のフォトマスクを用いて、レジストパターン4を形成する。40

【0025】図1(b)は、レジストバターン4が形成されている状態を示す。レジストバターン4は、後述するハーフトーン露光を利用し、厚膜部4aと薄膜部4bとして形成する。G-S交差部、TFT素子部、および端子部には厚膜部4aを形成する。所業部には薄膜部4bを形成する。原膜部4aが第1の厚みを有し、薄膜部4bが第2の厚みを有するとき、第1の厚みよりも第2の厚みの方が薄い、次にレジストバターン1で覆われていない透明導電膜2およびゲートメタル膜3を全てエッチングによって除去する。

【0026】図1(c)は、レジストパターン4によって、透明導電版2およびゲートメタル膜3がパターニングされている状態を示す。次にレジストパターン4を全体的に薄くするため、高温度で焼くアッシングを施し、薄膜部4日を消失させ、画素部でゲートメタル膜3を露出させる。元の厚膜部4日は、厚みが減少して残存する。画素部では、ゲートメタル膜3とともに透明薄電膜2がパターニングされ、画素電極2日が形成される。TFT素子部では、ゲートメタル膜3がパターニングさ

【0027】図2(d)は、画業部でレジストバターン4の薄膜部4bが除去され、ゲートメタル膜3が表面に 露出している状態を示す。G-S交差部、TFT素子部 および端子部ではレジストが残存部4cとして残存して いる。さらにエッチングで画素部のゲートメタル膜3を 除去すると、図2(e)に示すように、画素部では画衆 電極2aが表面に露出する状態となる。洗浄によってG-S交差部、TFT素子部および端子部からもレジスト バターン4の残存部4cを除去すると、図2(f)に示す状態となる。

【0028】図3(g)は、図2(f)の状態のマトリ クス基板上に、ゲート絶縁膜5、第1半導体層6および 第2半導体層7を3層連続で積層成膜した状態を示す。 これらの成膜は、アラズマCVD法やスパッタリング法 などで連続して行う。ゲート絶縁膜5は、たとえば竄化 シリコン (SiNx) 膜などで形成する。 第1半導体層 6は、アモルファスーシリコン(a-Si)膜で形成す る。第2半導体層7は、n型不純物を高濃度にドープし たn゚ーSi膜で形成する。次に、レジストを全面に塗 布した後、2枚目のフォトマスクとして後述するような スリットマスク等を用いて、再びハーフトーン露光を行 い、2種類の厚さのレジストパターンを形成する。 【0029】図3(h)は、厚膜部8aと薄膜部8bと の2種類の厚みでレジストパターン8が形成されている 状態を示す。第1の厚みを有する厚膜部8aはTFT素 子部を覆うように形成され、第1の厚みよりも薄い第2 の厚みを有する薄膜部8ヵはG一S交革部に形成され る。この状態でエッチングを行い、レジストパターン8 で覆われていない部分のゲート絶縁膜5、第1半導体層 6および第2半導体層7を除去すると、図3(1)に示 す状態が得られる。次に、アッシングによって、レジス トパターン8の瓜みを減少させ、薄膜部8bを消失させ

【0030】図4(」)は、G-S交差部で第2半導体 四7が表面に解出し、TFT紫子部のレジストの厚みが 減少して残存部8cとなっている状態を示す。この状態 から再びエッチングを行うと、図4(k)に示すよう に、G-S交差部では、第1半導体層6および第2半導 体層7が除去され、ゲートメタル膜3による配線パター ンをゲート絶縁膜5で覆う状態となる。TFT素子部の (6)

特開2002-107762 1.0

残存膜8cを洗浄して除去すると、図4(1)に示す状 態となり、次に、TFTのソース電極やドレイン電極を 形成するためのソース・ドレインメタル膜を成膜する。 【0031】図5 (m)は、図4 (1)に示す状態のマ トリクス基板上に、ソース・ドレインメタル膜9をスパ ッタリング法等で成膜した状態を示す。ソース・ドレイ ンメタル膜 9 は、低抵抗配線材料として、クロム、アル ミニウム、タンタル等の金属を用いて形成する。さら に、マトリクス基板全体に、レジストを全面的に塗布 し、3枚目のフォトマスクを用いて図5(n)に示すよ 10 うなレジストパターン10を形成する.

【0032】図5(n)に示すように、レジストパター ン10は、G-S交差部とTFT緊子部とを覆い、画案 部の一部も覆っている。ただしTFT索子部には、チャ ネル部10aが設けられ、ソース・ドレインメタル膜9 が部分的に露出している。また、端子部もレジストパタ ーンで覆われる。この状態でエッチングを行うと、図5 (a) に示すように、チャネル部10aでは、ソース・ ドレインメタル膜9がエッチングされて、ソース電極9 aとドレイン電極9bとが分離される。ドレイン電極9 bと画素電極2aとを接続する配線パターンも形成され る。端子部には外部接続部9cが形成される。エッチン グはソース・ドレインメタル膜9の下の第2半導体層7 から第1半導体層6の途中まで進行する。第1半導体層 6でエッチングによって厚みが調整された部分は、チャ ネル6 aとなる。

【0033】図6 (p)は、図5 (o)の状態からレジ ・ストパターン10を洗浄等で除去した状態を示す。最後 に、端子部を少なくとも部分的にマスキングしてパッシ ベーション膜11を形成すると、図6(a)に示すよう なアクティブマトリクス基板12が得られる。パッシベ ーション膜11は、窒化シリコンなどによる保護膜であ り、スパッタリング法等によって形成する. 外部接続用 の端子部は他の部分から離して形成することができるの で、薄板に開口を設けて形成するマスクを用いても、充 分な精度でパッシベーション膜11を形成し、端子部で は形成しないようにすることができる。

【0034】図7は、前述のように、図2(f)、図4 (1) および図6(p)にそれぞれ対応するアクティブ マトリクス基板の部分的な平面構成を示す。GIS交達 部12a、TF丁素子部12b、画素部12cおよび端 子部12は、図1~図6のG-S交差部、TFT紫子 部、面柔部および帽子部にそれぞれ対応する。G-S交 差部12a、TFT漱子部12bおよび画際部12c は、TFTアクティブマトリクス回路で面素毎に形成す る必要がある。 端子部12dは、ゲート信号配線やソー ス信号配線等に対して形成すればよい。したがって、端 子部12dは、マトリクス回路の周囲で他の部分から離 れた位置に配置することができる。このため、図6

マスキングに、フォトマスクを用いる必要はない。 【0035】したがって、本実施形態のアクティブマト リクス基板 12の製造では、(b).(h)および (n)の3つの工程でフォトマスクを使用しているの で、合計3枚のフォトマスクでTFTアレイを製造する ことが可能となる。すなわち、図6(9)に示すような アクティブマトリクス基板12を、従来の製造プロセス での5枚または6枚に比べて、非常に少ないマスク枚数 である3枚のフォトマスクで製造することが可能とな

【0036】図8は、本実施形態で高開口率プクティブ マトリクス基板12を製造する際に1枚目および2枚目 のフォトマスクとして用いるハーフトーン露光が可能な マスク15の基本的な断面構成を示す。マスク15は、 透過部15A、遮光部15Bおよびメッシュ部15Cを 備える。一般のフォトマスクでは、透過部15Aのよう に光の透過量が100%を目標に形成する部分と、遮光 部15Bのように、光の透過量が0%を目標に形成する 部分とを備える。本実施形態に用いるマスク15では、 さらに透過光量が透過部15Aと遮光部15Bとの中間 となるメッシュ部150を形成する。メッシュ部150 は、たとえば間隔が使用する光の分解能よりも小さいメ ッシュパターンやスリットパターンで形成する。マスク 15の遊過光量の変化によって、たとえばポジ型のレジ ストを使用すると、透過部15Aに対応する部分ではレ ジスト厚みが零で、遮光部15Bに対応する部分でレジ スト厚みが最大となり、メッシュ部150に対応する部 分では透過光量が多くなるとレジスト厚が減少するよう なレジストパターン16が得られる。なお、ネガ型のレ ジストを使用するとをは、透過光量が多くなるとレジス ト厚も増加するようになる。

【0037】本実施の形態のアクティブマトリクス基板 1 2の製造では、図8に示すようなレジストパターン1 6を用いて、図1 (c)に示すように、レジストパター ン4の厚さを2段階に変えて硬化させる2段階のバター ニングを行っている。このような画案電極の形成の考え 方は、単純マトリクス型液晶表示装置用のマトリクス基 板の形成にも適用することができる。

【0038】図9は、図10および図11で示した5枚 のフォトマスクを利用する先行技術によるアクティブマ トリクス基板製造工程と、3枚のフォトマスクを利用す る本発明のアクティブマトリクス基板12の製造工程と で、フォトマスクの使用状態を対比して示す。本実施形 態では、1.枚目のゲートメタル脱パターニングの際に、 ハーフトーンמ光可能なフォトマスクを使用し、透明導 電膜2およびゲートメタル膜3の積層状態から、厚みを 変えることによって面紫電板2aの形成と、ゲート電極 3a笋の形成とを行っている。先行技術では、透明導電 膜のパターニングにフォトマスクを使用し、面柔電極を (q)に示すようなパッシベーション膜11の成膜時の 50 形成した後、ゲート電極等は電解メッキによって形成す (7)

特開2002-107762

12

1 1

【0039】本実施形態の2枚目のフォトマスクは、先 行技術では2枚目のTFT紫子部分の島状のパターニン グと3枚目の画楽電極へのコンタクトホール加工に相当 する機能を有する。本実施形態では、1 枚目のフォトマ スクで画業電極2aを形成し、かつ表面からはゲートメ タル膜3を除去してあるので、画紫電極露出を容易に行 うことができる。

[0040] 本実施形態の3枚目のフォトマスクは、 「S/D分離」と略称して記載するソース・ドレイン分 雕と、チャネルエッチングとに使用する。先行技術で は、4枚目のフォトマスクでS/D分離とチャネルエッ チングとを行う。先行技術では、5枚目のフォトマスク を使用して、外部接続のための取出し電極露出を行うけ れども、本実施形態ではフォトマスクを使わないで端子 部のマスキングを行うことができる。

【発明の効果】以上のように本発明によれば、電気絶性

[0041]

基板上への透明導電膜および電極配線用金属膜の形成、 およびフォトレジスト国の形成を順次行った後、ハーフ トーン露光を利用することによって、1枚のフォトマス クの使用で、画索電極と、マトリクス回路を構成する電 極や配線を形成することができる。画案電極とマトリク ス回路を構成する電極や配線とを、それぞれ別のフォト マスクを使用して形成する方法よりも、フォトマスクの 使用数を削減することができる。フォトプロセス工程が 削減されるので、液晶用マトリクス基板の製造プロセス を短縮し、設備投資の削減、製造コストの低減、および 製造歩留りの向上を実現することができる。 さらに、遼 明導電膜上に形成する電極配線用金属膜は、電解メッキ によらずに形成することができるので、厚みが均一で良 好な密若性を有するように、形成することができる。 【0042】また本発明によれば、複数の薄膜トランジ スタを含むTFTアクティブマトリクス回路を形成する 際に、画衆電極等をマトリクス回路の電極や配線ととも に形成する際に1枚、薄膜トランジスタ形成のための島 状エッチング工程および素子エッチング工程で1枚、薄 膜トランジスタでソース電極とドレイン電極とを分離 し、チャネルエッチングを行う分離エッチング工程で1 枚のフォトマスクを使用する.ハーフトーン靍光を利用 し、画素電極等の形成と、島状エッチング工程および業 子エッチング工程とを、それぞれ1枚のフォトマスクを 用いて行うことができる。したがって、フォトマスクを 全部で3枚使用するだけで、TFTアクティブマトリク ス芸板を製造することができ、製造プロセス短縮、設備 投資削減、製造コスト低減、および製造歩留り向上を図 ることができる。

【0043】また本発明によれば、マトリクス回路の周 囲に形成する外部接続用の端子部には、パッシベーショ ン膜の成膜時に部分的なマスキングで導電性を有する部 50 12a G-S交差部

分を残すことができる。端子部はマトリクス回路の周囲 に形成されるので、簡単なマスクを用いて容易に成膜す ることができる.

【図面の簡単な説明】

【図1】本発明の実施の一形態としてのアクティブマト リクス基板の製造過程を示す簡略化した断面図である. 【図2】本発明の実施の一形態としてのアクティブマト リクス基板の製造過程を示す簡略化した断面図である。 【図3】本発明の実施の一形態としてのアクティブマト リクス基板の製造過程を示す筋略化した断而図である。 【図4】 本発明の実施の一形態としてのアクティブマト リクス基板の製造過程を示す簡略化した断面図である。 【図5】本発明の実施の一形態としてのアクティブマト リクス基板の製造過程を示す簡略化した断面図である。 【図6】本発明の実施の一形態としてのアクティブマト リクス拠板の製造過程を示す簡略化した断面図である。 【図7】本発明の実施の一形態としてのアクティブマト リクス基板の製造過程を示す簡略化した平面図である。 【図8】本発明の実施の一形態で用いるハーフトーン露 光用のマスク15の簡略化した断面形状と、対応する透 過光量および生成されるレジストパターン形状を示す図 である.


【図9】本発明の実施一形態によるアクティブマトリク ス基板の製造工程でのフォトマスクの使用状態を、先行 技術によるアクティブマトリクス基板の製造工程でのフ ォトマスクの使用状態と対比して示す図である.


【図10】先行技術によるアクティブマトリクス基板の 製造工程の概要を示す簡略化した断面図である。

【図11】先行技術によるアクティブマトリクス基板の 製造工程の概要を示す筋略化した断面図である.

【符号の説明】


- 1 ガラス基板
- 2 透明導電膜
- 2 a 西紫電板
- 3 ゲートメタル膜
- 3 a ゲート電極
- 4,8,10 レジストパターン
- 4a.8a 厚膜部
- 4 b , 8 b 薄膜部
- 4 c , 8 c 残存部
- 5 ゲート絶縁膜
 - 6 第1半導休層
 - 6a チャネル
 - 7 第2半導体層
 - 9 ソース・ドレインメタル膜
 - 9 a 外部接続部
 - 10a チャネル部
 - 11 パッシベーション膜
- 12 アクティブマトリクス基板






(10)


特開2002-107762






(12)

特開20.02-107762






(b)


(14)

特開2002-107762

【図7】





【図8】




[図9]

5枚マスクプロセス







(17)

特開2002-107762

F ターム(参考) 2H092 HA04 JA26 JB57 KA05 KA18
MA05 MA08 MA14 MA15 MA16
MA17 MA27 NA18 NA27
2H095 BB02 BB32 BB33 BB36 BC09
2H097 BA06 BB01 JA02 JA03 LA12
5C094 AA10 AA43 AA44 BA03 BA43
CA19 DA13 EA03 EA04 EA05
EA07 GB01
5F110 AA16 BB02 CC07 DD02 EE03
EE04 EE07 EE14 EE44 FF03
FF28 FF30 GG02 GG15 GG43
GG45 HK09 HK16 HK21 HK33
HX35 QQ02 QQ08 QQ30

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Мотиев.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.